(54) VOLTAGE MEASURING DEVICE


(11) 61-35366 (A) (43) 19.2.1986 (19) JP

(21) Appl. No. 59-156636 (22) 27.7.1984 (71) FUJITSU LTD (72) KAZUO OKUBO(4)

(71) FUJITSU LTD (72) RAZUU OKUBO(4) (51) Int. Cl<sup>4</sup>. G01R19/00,H01L21/66//G01N23/225

**PURPOSE:** To reduce errors in measurement due to the deformation of an analytic curve which is caused by various factors by generating the analytic curve by an electron beam LSI tester, and extracting its features by a feature extracting circuit and storing its output information in an information storage circuit.

CONSTITUTION: When the feature extracting circuit 12 is started with a control signal 16 from a control circuit 11, the circuit 12 inputs plural analytic curve data 15 through the mechanism of the electron beam LSI tester body and they are converted into analytic curve feature data 18b, which are stored in the information storage circuit 14. Then, when an analytic pattern whose sample driving voltage is unknown is measured by electron beam irradiation, the circuit 12 sends out a control signal 19a to a sample voltage determining circuit 12 and the circuit 13 stores analytic curve feature data 19b and then sends out a control signal 20 to the circuit 14. Here, the circuit 14 sends out reference analytic feature data 21 which are stored before to the circuit 13, which compares the data 21 with the data 19b. Then, the voltage of an object sample is measured on the basis of the most similar stored information.



(54) VOLTAGE MEASURING DEVICE USING ELECTRON BEAM

(11) 61-35367 (A) (43) 19.2.1986 (19) JP

(21) Appl. No. 59-156643 (22) 27.7.1984


(71) FUJITSU LTD (72) YOSHIAKI GOTO(4)

(51) Int. Cl4. G01R19/00,H01L21/66

**PURPOSE:** To reduce error factors originating from local field effect, variation in the quantity of light, and shape effect by determining the slice level of a necessary analytic curve on the basis of a reference offset voltage and the offset voltage.

age when a grid voltage is lowest.

CONSTITUTION: The difference between the output of a secondary electron detector 8 in an electron-beam shield state and the analyzer output signal obtained by turning on an electron beam at the time of the lowest analytic voltage is regarded as the reference offset voltage  $V_{so}$ . The current reference slice level  $SL_o$  is calculated by a fixed slicing system. Then, the offset voltage  $V_s$  when an analytic grid voltage is lowest is obtained by a detector as well and applied to a slice level determining circuit 17. The circuit 17 determines the slice level from  $SL = SO_o \times (V_s/V_{so})$  on the basis of the level  $SL_o$ , voltage  $V_{so}$ , and voltage  $V_s$ . Thus, the value 17a of the level SL determined by the circuit 17 is applied to a coincidence circuit 18 and compared by a differential amplifier with the analyzer output voltage when the the analytic grid voltage is varied within a specific range, so that the analytic grid voltage (v) at the time of their coincidence is obtained is obtained.



19: control computer. 20: deflection system

(54) FREQUENCY DISCRIMINATING DEVICE

(11) 61-35368 (A) (43) 19.2.1986 (19) JP


(21) Appl. No. 59-158246 (22) 28.7.1984

(71) ROHM CO LTD (72) AKIRA SAWAMURA

(51) Int. Cl4. G01R23/15,G01R23/10

**PURPOSE:** To discriminate a frequency in plural frequency bands through simple constitution by generate a pulse in one period of an input signal every time a previously set number of clock pulses are counted, and counting generated pulses.

**CONSTITUTION:** One period of the input signal is divided into plural sections, their respective times are denoted as  $T_1 \sim T_n$  and the frequency of clock pulses is denoted as  $f_c$ , and pulses  $P_1 \sim P_n$  are generated every time a binary counter 1 counts clock pulses by  $f_c T_1 \sim f_c T_n$ . The pulses  $P_1 \sim P_n$  are passed through an OR gate 2 and counted by a pulse counter 5. Its counted value is reset at every period of the input signal and registered in a latch register 6. The frequency band of the input signal is identified from the number of the pulses  $P_1 \sim P_n$  from the binary counter 1, so the counted value of the pulse couner 1, therefore, the output of the registered value of the latch register 6 is read from an output terminal 7, thereby discriminating the frequency band of the current input signal.



19日本国特許庁(JP)

⑩特許出顧公開

### ⑩ 公 開 特 許 公 報 (A)

昭61-35368

@Int\_CI\_4

識別記号

庁内整理番号

匈公開 昭和61年(1986) 2月19日

G 01 R 23/15 23/10

7359-2G 7359-2G

審査請求 未請求 発明の数 1 (全4頁)

の発明の名称

周波数判別装置

創特 阋 昭59-158246

❷出 餌 昭59(1984)7月28日

勿発 明 渚 沢 村 陽

京都市右京区西院溝崎町21番地 ローム株式会社内 京都市右京区西院溝崎町21番地

包出 願 人 ローム株式会社

砂代 理 弁理士 中沢 護之助

1. 発明の名称

周被数判別装置

2. 特許請求の範囲

周被数判別対象の入力信号の1周期毎にリセッ トされ、クロックパルスを、前記1周期内を複数 に区画した各時間書内にわたってカウントする低 にパルスを出力する第一のカウンタ手費と、前記 第一のカウンタ手段からのパルスを前記入力信号 の1周期毎にカウントする第二のカウンタ手段と を備え、前記第二のカウンタ手段のカウント値か ら、前記入力信号の周期が前記複数の時間帯のう ちのいずれの時間帯に属するかをもって、前記入 カ信号の周波数を判別するようにした周波数判別 林香.

3.発明の詳細な説明

(産業上の利用分野)

この発明は周波数判別装置に関する。

(従来の技術)

入力信号の周波数をデジタル的に判別するのに、

従来では入力信号の1周期中に到来するクロック パルスをパイナリカウンタでカウントし、これを 設定値と比較してその大小関係から幇別するよう にしていた。これを具体的に説明すると、入力信 号の1周期毎に発生するパルスを、前記パイナリ カウンタのリセット信号と、前記パイナリカゥン タの出力値が与えられるラッチレジスタのラッチ パルスとに使用するようにしておき、入力倡号の 1周期中にカウントしたクロックパルスのカウン ト値を前記ラッチレジスタに前記ラッチパルスに よりラッチしてレジストし、このレジストされた 値と、予めレジスタにレジストされてある設定周 彼敷のパイナリデータとを比較器により比較して、 その大小関係から入力信号の開放散を判別するよ うにしていた。

これによれば、一応は周波数の判別は可能であ るにしても、その判別は設定周波数に対する大小 関係の判別にとどまり、何れの周波数帯域に届す るかまでは判別出来ない。

これを解決するには、それぞれ設定値を異にす

- 1 -

多数のデータレジスタ及び比較器を用意し、各比較器に、ラッチレジスタをはレジスカから入力信号の周被数を収まれば、その各比較であるようになるの周被数を増減によれば、データレンスタのしたのような構成によれば、データレンスタがに比較器を多数用意しなければならず、、そのではない。したがあるとなければない。の数作費も高くつくといった欠点がある。

(発明が解決しょうとする問題点)

この発明は複数の周波数帯域での周波数の判別 を、簡単な構成で可能にすることを目的とする。 (問題点を解決するための手段)

この発明は入力信号の1 周期の期間中にクロックパルスを予め設定した値だけカウントする毎にパルスを発生するようにし、そのパルスを前記1 周期の期間中にカウントしてそのカウント値から入力信号の周波数帯域を判別するようにしたこと

- 3 -

にリセットされて繰り返される。又前記1周期Tの期間内においてこれを複数の時間帯に区画し、そのそれぞれをT1~Tnとするとき、カウント値がfcT1~fcTnのとき、出力端子A1~Anから順次パルスP1~Pnを出力する。このパルスはオアーゲート2に入力される。

上記の説明を具体的な数字をもって説明すると、いまクロックパルスfcの周波数を例えば50KHzとし、時間T1,T2,…T10をそれぞれ1ms,2ms,……10msに設定したとすると、クロックパルスKCの50パルス,100パルス,……500パルスを順次カウントしたとき、パルスP1,P2,……P10が順次出力されていくことになる。

3は関波数外別対象の入力信号IP (関波数をfiとする。)が与えられる入力端子で、この入力信号IPはタイミング発生回路4に与えられ、ここからリセットパルスRPとラッチパルスLPを発生する。第2図に示す例では入力信号IPが立ち上がる時点でラッチパルスLPを出し、この

を特徴とする。

(作用)

入力信号の1周期の期間を複数に区国し、そのそれでれの時間をT1~Tn(ただし各時間ルルクロックパルスの周波数をfcとすると、前記のようにクロックパルスを予めfcT1~fcTnの数だけクロックパルスをかウントする毎に順次パルスが発生にはかかりない。そして入力信号のカウントはいるの時間のあった区域である。というないには、そのカウントはいるの時間である。したがってこれから入力信号の周期なわち題被数が判別できるようになるのである。

#### (実施例)

この発明の実施例を図によって説明する。第1 図において1は入力信号の周期に関するカウント 動作を行うパイナリカウンタで、これは周波数が fcのクロックパルスCKを入力としてカウント する。このカウント動作は入力信号の1周期T毎

- 4 -

ラッチパルスLPが立ち下がる時点でリセットパルスRPを出す。このような各パルスLP。RPを出力するタイミング発生回路4は、論理回路の組合せによって簡単に構成できることはよく知られている。

5 はオアーゲート 2 からの出力パルスを入力と してこれをカウントするパルスカウンタ、 6 は前 記パルスカウンタ 5 の出力をレジストするラッチ レジスタである。パルスカウンタ 5 は前配パイナ リカウンタ 1 とともにタイミング発生図略 4 から のリセツトパルスRPによってリセットされ、又 ラッチレジスタ 6 はラッチパルスLPによってラ ッチされる。ラッチされたラッチレジスタ 6 の値 は出力範子 7 に出力される。

次に図示する構成の動作について説明する。館述の例にならい、fcが50KHz、T1~Ti0を1ms~10msとした場合、バイナリカウンタ1はこれがリセットされてから次にリセットされるまでの間(入力信号の1周期の間)に、最初にクロックパルスCKの50パルスをカウントし

たとき、出力娘子A1よりパルスP1を出力し、 又100パルスをカウントしたとき、出力娘子A 2よりパルスP2を出力し、以下同様にして500 パルスをカウントしたとき、出力娘子A10から パルスP10を出力するようになる。

したがって入力信号の1周期の間にパルスP1のみが出力されたとすると、そのときの入力信号と列間は1mm以上であって2mmm 未練である原でもの入力信号を設けれたとしてのときの入力信号の周にからり、5KHェはできると、そのときの入力信号の周ががつけると、そのときの入力信号の周がが回ばなる。以下同様に数のにあるることが理解できる。以下同様に数のになるのになる。

前記パルスP1等はオアーゲート2を経てパルスカウンタ5に入力され、ここでカウントされる。 このカウント値は入力信号の1周期毎にリセット

- 7 -

構成が簡単となり、かつ安値に製作できるように なるといった効果を奏する。

#### 4、 図面の簡単な説明

第1 図はこの発明の一実施例を示す回路図、第2 図は動作説明用のタイムチャート図である。 1 … パイナリカウンタ、2 … オアーゲート、3 … 入力偏子、4 … タイミング発生回路、5 … カウン タ、6 … ラッチレジスタ、7 … 出力端子

> 特許出顧人 ローム株式会報 代 選 人 中 輝 様 シ 島



され、及びラッチレジスタ 6 にレジストされる。 前述のようにパイナリカウンタ 1 からのパルスP1 等の数から入力信号の周波数帯域が判別出来るの で、パルスカウンタ 5 のカウント値したがってラ ッチレジスタ 6 のレジスト値の出力を、その出力 磁子 7 から読み取れば、そのときの入力信号の周 波数の帯域が判別できるようになるのである。

なお上記した具体的数値において、時間 T 1 , T 2 等を 同じ時間 4 隔として 説明したが、これに 限られるものではなく、たとえば 判別しようとする 周被 散帯域が 等間隔となるように時間 T 1 等を 適宜 設定するようにしてもよい。


#### (発明の効果)

以上詳述したようにこの発明によれば、判別しようとする局故数帯域の数に関係なく、単にバイナリカウンタを用意するだけで各周被数帯域の判別が可能となり、したがって従来のように判別しようとする周波数帯域の数に応じた数だけの設定周波数のためのデータレジスタおよび比較器を何等用意する必要がなくなり、したがってそれだけ

\_ 8 .

٠.

and the second of



# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ OTHER:

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.